Changeset 106305 in vbox

时间戳:

2024-10-14 上午09:39:17 (3个月前)

作者:

vboxsync

消息:

ValidationKit/bootsectors: bugref:10658 SIMD FP testcase: [v]rcpss - Invalids.

文件:

• trunk/src/VBox/ValidationKit/bootsectors/bs3-cpu-instr-4.c32 (被修改) (1个差异)

trunk/src/VBox/ValidationKit/bootsectors/bs3-cpu-instr-4.c32

@@ -13685 +13685 @@
               /*128:out  */ X86_MXCSR_RC_DOWN,
               /*256:out  */ -1 },
+    /*
+     * Invalids.
+     */
+    /*23*/{ { /*src1     */ { FP32_SNAN(0),      FP32_RAND_x7_V7 } },
+            { /*unused   */ { FP32_RAND_V0(0),   FP32_RAND_x7_V0 } },
+            { /* =>      */ { FP32_QNAN_V(0, 1), FP32_RAND_x7_V0 } },
+              /*mxcsr:in */ 0,
+              /*128:out  */ 0,
+              /*256:out  */ -1 },
+          { { /*src1     */ { FP32_SNAN(0),      FP32_RAND_x7_V6 } },
+            { /*unused   */ { FP32_RAND_V1(0),   FP32_RAND_x7_V1 } },
+            { /* =>      */ { FP32_QNAN_V(0, 1), FP32_RAND_x7_V1 } },
+              /*mxcsr:in */ X86_MXCSR_RC_ZERO,
+              /*128:out  */ X86_MXCSR_RC_ZERO,
+              /*256:out  */ -1 },
+          { { /*src1     */ { FP32_SNAN(0),      FP32_RAND_x7_V5 } },
+            { /*unused   */ { FP32_RAND_V2(0),   FP32_RAND_x7_V2 } },
+            { /* =>      */ { FP32_QNAN_V(0, 1), FP32_RAND_x7_V2 } },
+              /*mxcsr:in */ X86_MXCSR_RC_UP,
+              /*128:out  */ X86_MXCSR_RC_UP,
+              /*256:out  */ -1 },
+          { { /*src1     */ { FP32_SNAN(0),      FP32_RAND_x7_V4 } },
+            { /*unused   */ { FP32_RAND_V3(0),   FP32_RAND_x7_V3 } },
+            { /* =>      */ { FP32_QNAN_V(0, 1), FP32_RAND_x7_V3 } },
+              /*mxcsr:in */ X86_MXCSR_RC_DOWN,
+              /*128:out  */ X86_MXCSR_RC_DOWN,
+              /*256:out  */ -1 },
+          { { /*src1     */ { FP32_SNAN(0),      FP32_RAND_x7_V3 } },
+            { /*unused   */ { FP32_RAND_V4(0),   FP32_RAND_x7_V4 } },
+            { /* =>      */ { FP32_QNAN_V(0, 1), FP32_RAND_x7_V4 } },
+              /*mxcsr:in */ X86_MXCSR_DAZ,
+              /*128:out  */ X86_MXCSR_DAZ,
+              /*256:out  */ -1 },
+          { { /*src1     */ { FP32_SNAN(0),      FP32_RAND_x7_V2 } },
+            { /*unused   */ { FP32_RAND_V5(0),   FP32_RAND_x7_V5 } },
+            { /* =>      */ { FP32_QNAN_V(0, 1), FP32_RAND_x7_V5 } },
+              /*mxcsr:in */ X86_MXCSR_FZ,
+              /*128:out  */ X86_MXCSR_FZ,
+              /*256:out  */ -1 },
+          { { /*src1     */ { FP32_SNAN_V0(0), FP32_RAND_x7_V1 } },
+            { /*unused   */ { FP32_RAND_V6(0), FP32_RAND_x7_V6 } },
+            { /* =>      */ { FP32_QNAN_V0(0), FP32_RAND_x7_V6 } },
+              /*mxcsr:in */ 0,
+              /*128:out  */ 0,
+              /*256:out  */ -1 },
+          { { /*src1     */ { FP32_SNAN(1),      FP32_RAND_x7_V0 } },
+            { /*unused   */ { FP32_RAND_V7(0),   FP32_RAND_x7_V7 } },
+            { /* =>      */ { FP32_QNAN_V(1, 1), FP32_RAND_x7_V7 } },
+              /*mxcsr:in */ 0,
+              /*128:out  */ 0,
+              /*256:out  */ -1 },
+          { { /*src1     */ { FP32_SNAN_V1(0), FP32_RAND_x7_V1 } },
+            { /*unused   */ { FP32_RAND_V0(0), FP32_RAND_x7_V0 } },
+            { /* =>      */ { FP32_QNAN_V1(0), FP32_RAND_x7_V0 } },
+              /*mxcsr:in */ X86_MXCSR_RC_ZERO,
+              /*128:out  */ X86_MXCSR_RC_ZERO,
+              /*256:out  */ -1 },
+          { { /*src1     */ { FP32_SNAN_V2(1), FP32_RAND_x7_V2 } },
+            { /*unused   */ { FP32_RAND_V1(1), FP32_RAND_x7_V1 } },
+            { /* =>      */ { FP32_QNAN_V2(1), FP32_RAND_x7_V1 } },
+              /*mxcsr:in */ X86_MXCSR_RC_DOWN,
+              /*128:out  */ X86_MXCSR_RC_DOWN,
+              /*256:out  */ -1 },
+          { { /*src1     */ { FP32_SNAN_V3(1), FP32_RAND_x7_V3 } },
+            { /*unused   */ { FP32_RAND_V2(1), FP32_RAND_x7_V2 } },
+            { /* =>      */ { FP32_QNAN_V3(1), FP32_RAND_x7_V2 } },
+              /*mxcsr:in */ X86_MXCSR_RC_UP,
+              /*128:out  */ X86_MXCSR_RC_UP,
+              /*256:out  */ -1 },
+          { { /*src1     */ { FP32_SNAN_V4(0), FP32_RAND_x7_V4 } },
+            { /*unused   */ { FP32_RAND_V3(1), FP32_RAND_x7_V3 } },
+            { /* =>      */ { FP32_QNAN_V4(0), FP32_RAND_x7_V3 } },
+              /*mxcsr:in */ X86_MXCSR_RC_ZERO,
+              /*128:out  */ X86_MXCSR_RC_ZERO,
+              /*256:out  */ -1 },
+          { { /*src1     */ { FP32_SNAN_V5(1), FP32_RAND_x7_V5 } },
+            { /*unused   */ { FP32_RAND_V4(1), FP32_RAND_x7_V4 } },
+            { /* =>      */ { FP32_QNAN_V5(1), FP32_RAND_x7_V4 } },
+              /*mxcsr:in */ X86_MXCSR_DAZ | X86_MXCSR_FZ,
+              /*128:out  */ X86_MXCSR_DAZ | X86_MXCSR_FZ,
+              /*256:out  */ -1 },
+          { { /*src1     */ { FP32_QNAN_V1(0), FP32_RAND_x7_V6 } },
+            { /*unused   */ { FP32_RAND_V5(1), FP32_RAND_x7_V6 } },
+            { /* =>      */ { FP32_QNAN_V1(0), FP32_RAND_x7_V6 } },
+              /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_RC_UP,
+              /*128:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_UP,
+              /*256:out  */ -1 },
+          { { /*src1     */ { FP32_QNAN_V2(1), FP32_RAND_x7_V7 } },
+            { /*unused   */ { FP32_RAND_V6(1), FP32_RAND_x7_V7 } },
+            { /* =>      */ { FP32_QNAN_V2(1), FP32_RAND_x7_V7 } },
+              /*mxcsr:in */ X86_MXCSR_FZ | X86_MXCSR_RC_UP,
+              /*128:out  */ X86_MXCSR_FZ | X86_MXCSR_RC_UP,
+              /*256:out  */ -1 },
+          { { /*src1     */ { FP32_QNAN_V3(1), FP32_RAND_x7_V0 } },
+            { /*unused   */ { FP32_RAND_V7(1), FP32_RAND_x7_V0 } },
+            { /* =>      */ { FP32_QNAN_V3(1), FP32_RAND_x7_V0 } },
+              /*mxcsr:in */ X86_MXCSR_DAZ,
+              /*128:out  */ X86_MXCSR_DAZ,
+              /*256:out  */ -1 },
+          { { /*src1     */ { FP32_QNAN_V4(1), FP32_RAND_x7_V0 } },
+            { /*unused   */ { FP32_RAND_V7(1), FP32_RAND_x7_V0 } },
+            { /* =>      */ { FP32_QNAN_V4(1), FP32_RAND_x7_V0 } },
+              /*mxcsr:in */ X86_MXCSR_RC_DOWN,
+              /*128:out  */ X86_MXCSR_RC_DOWN,
+              /*256:out  */ -1 },
     };